文章目录

1 FIFO结构设计

2 异步FIFO设计关键技术问题

2.1 亚稳态产生原因

2.2 亚稳态解决办法

    1）两级同步器

    2）格雷码计数器

2.3 空/满状态标志位产生

3 FIFO总体结构设计

4 仿真验证

5 结论

文章摘要:针对解决SOC内部跨时钟域之间数据传输、存储所引起的亚稳态问题,采用异步FIFO,它是解决集成电路亚稳态的有效方法之一。文中分析了异步FIFO设计中的2个关键性技术难点:减少亚稳态出现概率和正确产生空/满状态标志位。采用一种新的设计方案,即利用格雷码计数器和二级同步器可以有效解决亚稳态问题,通过格雷码指针产生空/满状态位,以上问题迎刃而解。通过Modelsim仿真测试,结果表明,该异步FIFO数据写入和读出正常且空/满标志信号正确。

文章关键词:

项目基金: